CONTROLE E PROCESSOS INDUSTRIAIS

Síntese lógica em VHDL-FPGA

Capacitação em descrição de circuitos lógicos usando Verilog, tanto na forma comportamental quanto na forma estrutural, para síntese. Capacitação em ferramentas de síntese usando Verilog e programação de dispositivos lógicos programáveis.

0 (0 Avaliação)
1
Ultima atualização 08/01/2026

Sobre este curso

Conteúdo:

Introdução à microeletrônica;
Linguagens de descrição;
Construções básicas em VHDL;
Sinais, expressões e operadores;
Descrição estrutural;
Arquiteturas;
Multi-processo;
Descrição comportamental;
Codificação para síntese;
Técnicas de modelagem;
Temporização e atrasos;
Modelamento e síntese de circuitos lógicos combinacionais;
Modelamento e síntese de circuitos síncronos;
Modelamento e síntese de máquina de estados;
Síntese lógica de blocos;
Análise estática e temporização;
Circuitos aritméticos;
Interconexões;
Testabilidade;
Considerações práticas;
Dispositivos programáveis;
Ferramentas de programação;
Aplicações e estudos de casos.

Turmas Disponíveis

Instrutores	Local	Preço	Tipo	Vagas	Prazo de Inscrição	Data de Início	Data de Término
Tales Cléber Pimenta, Robson Luiz Moreno	Avenida Coronel Rennó, 07 - Centro - Antigo prédio da UNIFEI \| Itajubá/MG	R$3.000,00	Presencial	0/60 60 vagas	27/04/2026	04/05/2026	08/05/2026
Tales Cléber Pimenta, Robson Luiz Moreno	Avenida Coronel Rennó, 07 - Centro - Antigo prédio da UNIFEI \| Itajubá/MG	R$3.000,00	Presencial	0/60 60 vagas	22/09/2026	28/09/2026	02/10/2026