Nenhum item no carrinho

Síntese lógica em VHDL-FPGA

Capacitação em descrição de circuitos lógicos usando Verilog, tanto na forma comportamental quanto na forma estrutural, para síntese. Capacitação em ferramentas de síntese usando Verilog e programação de dispositivos lógicos programáveis.

  • 0 (0 Avaliação)
  • 1
  • Ultima atualização 25/04/2025

Sobre este curso

Conteúdo:


  • Introdução à microeletrônica;
  • Linguagens de descrição;
  • Construções básicas em VHDL;
  • Sinais, expressões e operadores;
  • Descrição estrutural;
  • Arquiteturas;
  • Multi-processo;
  • Descrição comportamental;
  • Codificação para síntese;
  • Técnicas de modelagem;
  • Temporização e atrasos;
  • Modelamento e síntese de circuitos lógicos combinacionais;
  • Modelamento e síntese de circuitos síncronos;
  • Modelamento e síntese de máquina de estados;
  • Síntese lógica de blocos;
  • Análise estática e temporização;
  • Circuitos aritméticos;
  • Interconexões;
  • Testabilidade;
  • Considerações práticas;
  • Dispositivos programáveis;
  • Ferramentas de programação;
  • Aplicações e estudos de casos.

Instrutores do Curso