Síntese lógica em Verilog-FPGA

Este curso tem como objetivo a capacitação em descrição de circuitos lógicos usando Verilog, tanto na forma comportamental quanto na forma estrutural, para síntese. Capacitação em ferramentas de síntese usando Verilog e programação de dispositivos lógicos programáveis. Destinado a engenheiros, técnicos e profissionais que desejam atuar no desenvolvimento e aplicação de circuitos e sistemas digitais.

• 0 (0 Avaliação)
• 1
• Ultima atualização 25/04/2025