CONTROLE E PROCESSOS INDUSTRIAIS

Síntese lógica em VHDL-FPGA

Capacitação em descrição de circuitos lógicos usando Verilog, tanto na forma comportamental quanto na forma estrutural, para síntese. Capacitação em ferramentas de síntese usando Verilog e programação de dispositivos lógicos programáveis.

0 (0 Rating)
1
Last Updated 26/02/2026

About This Course

Conteúdo:

Introdução à microeletrônica;
Linguagens de descrição;
Construções básicas em VHDL;
Sinais, expressões e operadores;
Descrição estrutural;
Arquiteturas;
Multi-processo;
Descrição comportamental;
Codificação para síntese;
Técnicas de modelagem;
Temporização e atrasos;
Modelamento e síntese de circuitos lógicos combinacionais;
Modelamento e síntese de circuitos síncronos;
Modelamento e síntese de máquina de estados;
Síntese lógica de blocos;
Análise estática e temporização;
Circuitos aritméticos;
Interconexões;
Testabilidade;
Considerações práticas;
Dispositivos programáveis;
Ferramentas de programação;
Aplicações e estudos de casos.

Available Classes

Instructor(s)	Location	Price	Type	Spots	Enrollment Deadline	Start Date	End Date
Tales Cléber Pimenta, Robson Luiz Moreno	Avenida Coronel Rennó, 07 - Centro - Antigo prédio da UNIFEI \| Itajubá/MG	R$3.000,00	In Person	0/60 60 spots	27/04/2026	04/05/2026	08/05/2026
Tales Cléber Pimenta, Robson Luiz Moreno	Avenida Coronel Rennó, 07 - Centro - Antigo prédio da UNIFEI \| Itajubá/MG	R$3.000,00	In Person	0/60 60 spots	22/09/2026	28/09/2026	02/10/2026